集成电感的基本结构和工作原理
随着电子设备不断向小型化和高集成度发展，传统的分立电感器已无法满足片上系统 (SoC) 和系统级封装 (SiP) 解决方案的要求。集成电感作为一种新兴的电感技术，正逐渐成为射频集成电路和电源管理集成电路中的关键器件。
集成电感的定义与分类
集成电感是指直接在半导体芯片上或封装基板内制造的电感元件，无需外部分立元件即可实现感应功能。根据制造工艺和集成位置，集成电感主要分为以下几类：
1． 片上电感器：
- 使用标准 CMOS 工艺直接在半导体芯片上制造
- 利用芯片的金属互连层形成螺旋或其他导体结构
- 完全集成在芯片内，不需要额外的封装空间
- 封装内电感器：
- 在芯片封装基板内部或表面制造
- 利用封装基板的金属层形成电感结构
- 与芯片同时封装，但不在芯片本身内
- MEMS 电感器：
- 采用微机电系统 (MEMS) 工艺制造
- 可以实现三维和悬浮结构
- 通常具有更高的品质因数和卓越的性能
4。 基板嵌入式电感器：
- 嵌入 PCB 或陶瓷基板内
- 利用基板的多层结构形成电感器
- 可以实现较大的电感值和较高的功率承受能力
集成电感的基本结构
集成电感的结构设计直接影响其性能参数。常见的集成电感结构包括：
1、平面螺旋结构
平面螺旋结构是集成电感最常见的形式，主要包括：
-
方形螺旋：
-
结构简单，易于制造
-
磁场集中在角落，导致更高的损耗
-
空间利用效率高
-
圆形螺旋：
-
磁场分布均匀，损耗更低
-
制造工艺复杂度更高
-
Q 因子通常高于方形螺旋
-
八角形螺旋：
-
结合了方形和圆形设计的优点
-
易于在标准 CMOS 工艺中实现
-
性能和面积效率之间的良好平衡
-
多边形螺旋：
-
边数可根据需求优化
-
可以针对特定应用实现更好的性能
2. 多层堆叠结构
多层堆叠结构利用芯片或封装的多个金属层来形成三维电感结构：
-
系列堆叠：
-
多个螺旋电感层串联
-
可以获得更大的电感值
-
更高的寄生电容
-
并行堆叠：
-
多个螺旋电感层并联
-
降低直流电阻
-
适用于高电流应用
-
对称堆叠：
-
上下层螺旋方向相反
-
减少寄生电容
-
提高自谐振频率
3.悬浮结构
悬浮结构主要用于MEMS电感器，通过微加工技术创建悬浮导体结构：
-
悬浮螺旋：
-
减少与基材的耦合
-
降低基材损失
-
改进的 Q 因子
-
三维螺线管：
-
垂直于芯片表面的螺线管结构
-
磁通量方向垂直于基材
-
减少涡流损耗
-
环形结构：
-
闭合磁路，漏磁场极小
-
结构复杂，制造难度大
-
优异的EMI性能
工作原理和物理机制
集成电感器的工作原理与传统电感器相同，基于法拉第电磁感应定律。然而，由于其微尺度尺寸和独特的集成环境，其物理机制具有一些独特的特征。
1.电磁感应机制
当电流流过集成电感器的导体结构时：
- 导体周围产生磁场，磁通密度与电流成正比
- 当电流变化时，磁场也会相应变化
- 变化的磁场在导体中感应出反电动势
- 这种反电动势与电流的变化相反，表现为电感特性
2. 损耗机制
集成电感器的损耗机制比传统电感器更复杂：
-
导体损耗：
-
直流电阻损耗 (I²R)
-
集肤效应损耗（高频时电流集中在导体表面）
-
邻近效应损耗（相邻导体中电流的相互影响）
-
基材损失：
-
电容耦合损耗（导体与基板之间的电容耦合）
-
涡流损耗（磁场在基材中感应涡流）
-
位移电流损耗（通过基板电容的交流电）
-
辐射损耗：
-
电磁波辐射损耗（高频时显着）
-
与电感尺寸和工作频率相关
3. 等效电路模型
集成电感的等效电路模型通常包括：
- 主电感L：理想电感值
- 串联电阻Rs：代表导体损耗
- 并联电容Cp：代表匝间电容和对地电容
- 基板电容Csub和基板电阻Rsub：代表与基板的耦合
- 互感M：代表与周围电路的磁耦合
这些参数共同决定了集成电感的性能特征，包括Q因子、自谐振频率和有效电感值。
片上设计挑战和性能限制电感器
片上电感器是直接在半导体芯片上制造的电感元件。虽然它们具有高集成度的优势，但它们也面临着严峻的设计挑战和性能限制。
尺寸和性能之间的根本矛盾
片上电感器面临的最根本的挑战是尺寸和性能之间的矛盾。
1. 电感值与面积的关系
片上电感的电感值与其所占面积密切相关：
- 平面螺旋电感电感的近似公式：
L ≈ μ₀ × n2 × davg × c₁ × ln(c2/ρ)
其中：
-
n 是匝数
-
davg 是平均直径
-
c₁ 和 c2 是与形状相关的常数
-
ρ 是填充比（导体宽度与间距之比）
-
面积效率限制：
-
电感值大约与面积成正比
-
在标准 CMOS 工艺中，1nH 电感器通常需要大约 100μm×100μm 的面积
-
大于10nH的电感极难在片上实现
2. Q值与尺寸的关系
Q值是评估电感性能的关键指标，定义为储能与能量的比值损耗：
Q = ωL/R
对于片上电感器：
- Q 因数随着电感器尺寸的增加而增加
- 小尺寸电感器通常具有非常低的 Q 因子 (<10)
- 在同一工艺下，品质因数大约与电感器直径成正比
工艺限制与挑战
半导体制造工艺对片上电感器设计施加了多重限制。
1. 金属层厚度限制
CMOS 工艺中的金属互连层通常非常薄：
-
标准 CMOS 工艺：
-
常规金属层厚度：0.5~1μm
-
顶层金属层厚度：2~3μm
-
铜互连比铝互连稍厚
-
厚度对性能的影响：
-
薄金属层导致高直流电阻
-
集肤效应进一步增加高频下的有效电阻
-
限制电感器的最大载流能力
2. 金属填充密度规则
现代 CMOS 工艺需要跨层均匀的金属填充密度，以确保化学机械抛光 (CMP) 工艺中的平坦性：
- 典型填充密度要求：20%~80%
- 对电感器设计的影响：
- 需要在电感器周围添加金属填充
- 金属填充与电感器产生寄生耦合
- 降低 Q 因子并改变电感值
3. 设计规则限制
半导体工艺设计规则对电感器结构施加严格限制：
-
最小线宽度和间距：
-
限制单位面积的最大匝数
-
影响电感值和 Q 因子
-
金属层间距：
-
限制多层堆叠电感器的性能
-
增加层间寄生电容
-
通孔规则：
-
限制层间连接中的电流密度
-
增加串联电阻
